SmGen

Licenza: Gratuito ‎Dimensioni del file: N/A
‎Valutazione utenti: 3.0/5 - ‎1 ‎Voti

Circa SmGen

SmGen è un generatore di macchine a stati finiti per Verilog. Non è uno strumento di immissione FSM però. L'input è verilog comportamentale. SmGen genera un design basato su FSM sintetizzato. I limiti dell'orologio vengono forniti in modo esplicito dalla finestra di progettazione.