Questo progetto sviluppa un processore DSP ottimizzato per le operazioni FIR/IIR/DCT. La codifica è fatta in VHDL, ed è destinata ad essere sintetizzata da Altera Quartus II.
cronologia delle versioni
- Versione initial pubblicato il 2004-11-24
Diverse correzioni e aggiornamenti - Versione N/A pubblicato il 2004-11-24
Dettagli del programma
- Categoria: Sviluppo > Altro
- Editore: dsp-gatech.sf.net
- Licenza: Gratuito
- Prezzo: N/A
- Versione: Array
- Piattaforma: windows