& logics è un simulatore di circuiti logici con un editor di schema integrato e un browser di forme d'onda. Componenti schematici attualmente disponibili: Transistor: NMOS, PMOS Porte logiche: tampone, inverter e, nand, o, né, exor, exnor, tampone tristazionale e inverter Infradito: fermo D, bordo attivato D, infradito JK, monostabile Multiplexer: da 2 a 1, da 4 a 1, da 8 a 1. Demultiplexer: da 1 a 2, da 1 a 4, da 1 a 8 Indicatori: LED, sonda oscilloscopio Visualizza: decimale, esadecimale Interruttori: interruttore, pulsante Costanti: alte e basse.
Caratteristiche dell'editor di schemi: sottocircuito personalizzato (scatola nera), menu sensibile al contesto, autorouter, 7 passaggi annulla/rifo, etichette per connessioni lontane, ingrandimento automatico sulla selezione, clonazione, rotazione, spostamento bloccato e sbloccato, allineamento verticale e orizzontale, spostamento al centro.
Il simulatore di circuito digitale funziona con tre livelli logici e tre valori di impedenza. Sono bassi, indefiniti e alti. I fili possono visualizzare facoltativamente i livelli logici. La modellazione del livello dell'interruttore, la modellazione del livello del cancello e la modellazione complessa del livello del dispositivo possono essere mescolate in un circuito. Il simulatore rileva gli errori di runtime e inserisce messaggi di errore sullo schema. Gli errori rilevati sono: Condizioni temporanee di cortocircuito. Quando le uscite connesse hanno livelli diversi o indefiniti e hanno un'impedenza bassa o indefinita. Rilevamento dei picchi. Quando un ingresso riceve un impulso più corto del valore configurato. Configurazione infradito, attesa, ripristino, violazioni del tempo di ripresa. Le infradito possono entrare in uno stato metastabile in questi casi.
Il browser della forma d'onda è un oscilloscopio digitale virtuale. Le caratteristiche correnti sono: inizio, tempo di arresto, impostazione della lunghezza del buffer, spostamento del tempo e zoom, visualizzazione di stati logici bassi, alti e indefiniti.
Le versioni 3.x contengono estensione HDL. È possibile descrivere un circuito in una scatola usando un sottoinsieme molto piccolo di Verilog. La demo di gates.s carica il seguente modulo dal file simple.v:
modulo smpl_circuit (A,B,AND,NAND,OR,NOR,XOR,XNOR,BUF,NOT); ingresso A,B; output E,NAND,OR,NOR,XOR,XNOR,BUF,NOT; e #10 g0(AND,A,B); n e #10 g1(NAND,A,B); o #10 g2(OR,A,B); né #10 g3(NOR,A,B); xor #10 g4(XOR,A,B); xnor #10 g5(XNOR,A,B); buf #10 g6(BUF,A); non #10 (NOT,A); modulo finale
e il file test1.v:
circuito modulo(A,B,C,y); ingresso A,B; produzione y; filo e; e #30 g1(e,A,B); o #30 g2(y,e,C); modulo finale
Non è disponibile alcun rilevamento degli errori di runtime all'interno delle caselle. Viene visualizzato solo il primo errore in fase di compilazione.
Il programma è dotato di circuiti demo integrati. Ti aiutano a iniziare rapidamente. Vedi http://www.hexastyle.com/home/andlogics/first-3-steps per i dettagli. È possibile simulare, analizzare e modificare facilmente il funzionamento e la tempistica degli esempi. Esempi integrati: Contatore sincrono 74160, 74163 74180 controllo generatore di parità 74181 ALU a 4 bit 74147, codificatore prioritario 74148 modellazione a livello di transistor di cancelli CMOS Altri esempi, ad esempio adder binario, contatore Johnson possono essere scaricati da qui: http://www.hexastyle.com/home/andlogics/download-examples
cronologia delle versioni
- Versione 4.9 pubblicato il 2016-11-27
Aggiunti display a 7 segmenti, resistore, metà e adder completo in una scatola con demo.,Risolto il problema di simulazione del transistor PMOS. - Versione 4.5 pubblicato il 2016-09-10
Corretta la mancata corrispondenza della versione appcompat.,Potrebbe causare il blocco dell'app..
Dettagli del programma
- Categoria: Istruzione > Strumenti didattici e di formazione
- Editore: Hexastyle
- Licenza: Gratuito
- Prezzo: N/A
- Versione: 4.9
- Piattaforma: android