![](/statics/img/blank.png)
Covered 0.7.10
Licenza: Gratuito Dimensioni del file: N/A
Valutazione utenti: 4.3/5 - 8 Voti
Attendere prego... Il tuo link per il download è in fase di verifica per contenuti dannosi.
Sarai in grado di scaricare in 5 secondi.
Sarai in grado di scaricare in 5 secondi.
Circa Covered
Covered è un'utilità di code coverage Verilog che utilizza dumpfile VCD/LXT/FST (o interfaccia VPI) e il progetto per generare metriche di report di linea, interruttore, memoria, logica combinata, stato/arco FSM e report di copertura delle asserzioni visualizzabili tramite GUI o formato ASCII.