Programmi di smgenerator.sf.net

SmGen è un generatore di macchine a stati finiti per Verilog. Non è uno strumento di immissione FSM però. L'input è verilog comportamentale. SmGen genera un design basato su FSM sintetizzato. I limiti dell'orologio vengono fo