SmGen è un generatore di macchine a stati finiti per Verilog. Non è uno strumento di immissione FSM però. L'input è verilog comportamentale. SmGen genera un design basato su FSM sintetizzato. I limiti dell'orologio vengono forniti in modo esplicito dalla finestra di progettazione.
cronologia delle versioni
- Versione files pubblicato il 2010-06-11
Diverse correzioni e aggiornamenti - Versione N/A pubblicato il 2010-06-11
Dettagli del programma
- Categoria: Sviluppo > Altro
- Editore: smgenerator.sf.net
- Licenza: Gratuito
- Prezzo: N/A
- Versione: Array
- Piattaforma: linux